Media

Appearance

苏木2025-11-12
2521
10.6m

LV015-PhysicalLayer ​

MIPI Alliance Specification for Camera Serial Interface 2 (CSI-2)——7 Physical Layer

一、D-PHY 物理层 ​

CSI-2 实现的物理层由 1~4 个单向数据通道和一个时钟通道组成。所有的 CSI-2 发射器和接收器都应该支持时钟通道上的连续时钟行为，也可以选择支持非连续时钟行为。对于连续的时钟行为，时钟通道保持高速模式 HS，在数据包传输之间产生主动时钟信号。对于非连续的时钟行为，时钟 Lane 在数据包传输之间进入 LP-11 状态。

CSI-2 发送器 的最低物理层要求是：

  • Data Lane 数据通道模块: 单向主控，HS-TX, LP-TX 和一个 CIL-MFEN 功能。
  • Clock Lane 时钟通道模块: 单向主，HS-TX, LP-TX 和一个 CIL-MCNN 功能 。

CSI-2 接收器 的最低物理层要求是

  • Data Lane 数据通道模块: 单向从站、HS-RX、LP-RX 和一个 CIL-SFEN 功能。
  • Clock Lane 时钟通道模块: 单向从，HS-RX, LP-RX，和一个 CIL-SCNN 功能。

所有的 CSI-2 实现应支持所有数据通道上的前向 escape ULPS。

为了能够支持更高的数据传输速率和更多 lane，D-PHY 物理层在接受数据 lane 模块中包含了一个独立的去斜（deskew）机制。发送侧的数据 lane 模块提供了一个去斜 sequence pattern，用于在接收器侧做去斜校准。

由于去斜校准只在一个特定传输频率上有效，对于初始校准 sequence，发送器侧应该被编程为校准所需的频率。然后发送器发送去斜校准 pattern，接收器会自动检测这个 pattern 并且调节去斜功能来达到最佳的表现。发送器侧如果频率发生了变化，则去斜校准过程要重新来过。某些发送器和（或）接收器可能会要求去斜校准能够周期性地重跑，如果有此需求，建议最好在垂直或帧的 blanking 周期内进行。对于低传输频率，或当接收器搭配了一个之前版本的不支持去斜校准 pattern 的发送器时，接收器可以 bypass 掉去斜机制。

D-PHY v2.5 物理层提供了 ALP（Alternate Low Power）模式以及 LVLP（Low Voltage Low Power）信号，这两种方式的任意一种都可以选择作为 LPS（legacy Low Power State）的替换方案。使用 ALP 模式或 LVLP 信号能够缓解带有图像传感器和应用处理器系统的漏电和电气过载（EOS, electrical overstress）问题。ALP 模式也能让 CSI-2 图像接口通道线路达到更长的距离。

HS High Speed，高速工作模式
LP Low Power，低功耗工作模式
CIL Control and Interface Logic，控制和接口逻辑
MFEN 无法找到对应的英文全称，猜测 M 代表 Master，F 应该是 Frame。CIL-MFEN 是发送侧 master 数据 lane 的帧处理模块，例如 MIPI Alliance Specification for Camera Serial Interface 2 (CSI-2) 的 Figure 133 CSI-2 Transmitter Block Diagram。与之对应的 SFEN 是 Slave 侧的对应模块。
MCNN 无法找到对应的英文全称，猜测 M 代表 Master，C 应该是 Clock。CIL-MCNN 是发送侧 master 时钟 ane 的处理模块，例如 MIPI Alliance Specification for Camera Serial Interface 2 (CSI-2) 的 Figure 133 CSI-2 Transmitter Block Diagram。与之对应的 MCNN 是 Slave 侧的对应模块。
## 二、C-PHY 物理层

C-PHY 物理层通常由一个或多个单向的 lane 组成。

C-PHY 物理层对于最简单的 CSI-2 发送器的要求是：

  • 单向的 master，HS-TX, LP-TX 以及一个 CIL-MFEN 功能
  • 支持在数据载荷（payload）传输中插入同步字（Sync Word）

C-PHY 物理层对于最简单的 CSI-2 发送器的要求是：

  • 单向的 slave，HS-TX, LP-TX 以及一个 CIL-SFEN 功能
  • 支持在数据载荷（payload）接收过程中检测同步字（Sync Word）

C-PHY 物理层同样也提供了 ALP 模式和 LVLP 信号机制，其作用和 上面 D-PHY 部分所描述的 ALP 模式和 LVLP 信号机制一样。

三、CSI-2 USL 特性 ​

这个概念在 MIPI Alliance Specification for Camera Serial Interface 2 (CSI-2) 文档中没找到，但是官网描述 CSI-2 特点的时候有提到：Camera Serial Interface 2 (MIPI CSI-2) | MIPI：

Unified Serial Link (USL) encapsulates connections between an image sensor module and application processor to reduce the number of wires needed in IoT, automotive and client products for productivity and content creation, such as all-in-one and notebook platforms.

翻译一下就是：统一串行链路（USL）封装了图像传感器模块和应用处理器之间的连接，以减少物联网、汽车和客户端产品（如一体机和笔记本电脑平台）的生产力和内容创建所需的电线数量。

1. USL 特性对 D-PHY 的要求 ​

对于 CSI-2 USL 的实现方案，其 D-PHY 物理层由一个双向的数据 lane（lane 1），加上 0 个或多个单向的数据 lane，以及一个时钟 lane 组成。所有 CSI-2 USL 特性的 D-PHY 物理层的发送器和接收器要支持连续时钟行为（continuous clock behavior），也能选择是否要支持非连续时钟行为。

连续时钟的 clock lane 会保持在高速模式，在数据包传输的间隙中，仍然产生有效的时钟信号。非连续时钟的 clock lane，在数据包传输的间隙中，时钟 lane 可以进入 Stop 状态。

对于 USL image sensor 来说，D-PHY LP/LVLP 模式物理层最小要求是：

  • 时钟 lane 模块：单向的 master，HS-TX, LP-TX 以及 CIL-MCNN 功能
  • 数据 lane 1 模块：双向的 master，HS-TX, LP-TX, LP-RX, LP-CD 以及 CIL-MFAA 功能；要在正反两个方向上都支持 Escape Mode LPDT。
  • 数据 lane n 模块（n > 1）: 单向的 master，HS-TX, LP-TX 以及 CIL-MFEN 功能

对于 USL host 来说，D-PHY LP/LVLP 模式物理层最小要求是：

  • 时钟 lane 模块：单向的 slave，HS-RX, LP-RX 以及 CIL-SCNN 功能
  • 数据 lane 1 模块：双向的 slave，HS-RX, LP-TX, LP-RX, LP-CD 以及 CIL-SFAA 功能；要在正反两个方向上都支持 Escape Mode LPDT。
  • 数据 lane n 模块（n > 1）: 单向的 slave，HS-RX, LP-RX 以及 CIL-SFEN 功能

对于使用 D-PHY LP/LVLP 模式实现的 USL，正方向 Escape Mode LPDT 传输只能使用数据 lane 1，并且所有反方向的传输只能使用数据 lane 1 和 LPDT。USL host 要能够接收 LPDT 和 HS 传输数据。需要注意当使用 LPDT 传输时，带宽会大幅降低。

对于 USL image sensor 来说，D-PHY ALP 模式物理层最小要求是：

  • 时钟 lane 模块：单向的 master，HS-TX 以及 CIL-MCNN 功能
  • 数据 lane 1 模块：双向的 master，HS-TX, HS-RX, ALP-ED 以及 CIL-MREN 功能（要在正反两个方向上推荐带 ALP-ULPS 的 CIL-MREE）。
  • 数据 lane n 模块（n > 1）: 单向的 master，HS-TX 以及 CIL-MFEN 功能

对于 USL host 来说，D-PHY ALP 模式物理层最小要求是：

  • 时钟 lane 模块：单向的 slave，HS-RX，ALP-ED 以及 CIL-SCNN 功能
  • 数据 lane 1 模块：双向的 slave，HS-TX, HS-RX, ALP-ED 以及 CIL-SREN 功能（推荐正反两个方向上带 ALP-ULPS 的 CIL-SREE）。
  • 数据 lane n 模块（n > 1）: 单向的 slave，HS-RX，ALP-ED 以及 CIL-SFEN 功能

需要注意的是，D-PHY ALP 模式没有对双向 lane 模块定义竞争检测（contention detection）功能。

所有支持 D-PHY 物理层的 USL 实现方案要在所有数据 lane 上支持正方向 ULPS。对于数据 lane 1，推荐支持反方向 ULPS 以及 ALP 唤醒脉冲。

2. USL 特性对 C-PHY 的要求 ​

CSI-2 USL 实现方案的 C-PHY 物理层由一个双向的 lane（lane 1）加上 0 个或多个单向 lane 组成。

USL image snesor 的 C-PHY LP/LVLP 模式物理层最小要求是：

  • Lane 1 模块：双向的 master，HS-TX, LP-TX, LP-RX, LP-CD 以及 CIL-MFAA 功能；要在正反两个方向上都支持 Escape Mode LPDT
  • Lane n 模块(n > 1): 单向 master，HS-TX, LP-TX 以及 CIL-MFEN 功能

USL host 的 C-PHY LP/LVLP 模式物理层最小要求是：

  • Lane 1 模块：双向的 slave，HS-RX, LP-TX, LP-RX, LP-CD 以及 CIL-SFAA 功能；要在正反两个方向上都支持 Escape Mode LPDT
  • Lane n 模块(n > 1): 单向 slave，HS-RX, LP-RX 以及 CIL-SFEN 功能

对于使用 C-PHY LP/LVLP 模式实现的 USL，正方向 Escape Mode LPDT 传输只能使用 Lane 1，并且所有反方向传输只能使用 Lane 1 和 LPDT。USL host 要能够接收 LPDT 和 HS 传输数据。注意当使用 LPDT 时带宽会大幅下降。

USL image sensor 的 C-PHY ALP 模式物理层最小要求是：

  • lane 1 模块：双向的 master，HS-TX, HS-RX 以及 CIL-MREN 功能（推荐正反两个方向上带 ALP-ULPS 的 CIL-MREE）
  • lane n 模块（n > 1）: 单向的 master，HS-TX 以及 CIL-MFEN 功能

USL host 的的 C-PHY ALP 模式物理层最小要求是：

  • Lane 1 模块：双向的 slave，HS-TX, HS-RX, 以及 CIL-SREN 功能；（推荐正反两个方向上带 ALP-ULPS 的 CIL-SREE）
  • Lane n 模块(n > 1): 单向 slave，HS-RX 以及 CIL-SFEN 功能

需要注意 C-PHY ALP 模式对于双向 lane 模块没有定义竞争检测功能。

所有支持 C-PHY 物理层的 USL 实现方案要在所有 lane 上支持正方向 ULPS。对于 lane 1，推荐支持反方向 ULPS。

参考资料：

MIPI CSI-2 笔记（11） -- Low Level Protocol（统一串行链路，Unified Serial Link）_mipi csi-2 usl-CSDN 博客