LV014-指令集与流水线

上一篇把芯片的架构骨架看完了——内核、总线、存储器、外设各就各位。这一篇钻进内核内部，回答两个决定 CPU"语言"和"节奏"的问题：CPU 认识哪些指令（指令集）？它怎么把这些指令执行得又快又稳（流水线）？

这两个话题不是纯理论：读懂反汇编、评估一段代码为什么快或慢、理解中断响应的周期数，都要用到它们。本篇的阅读主线：指令集是软硬件之间的契约 → 契约有两种风格（CISC/RISC）→ ARM 选择的 Thumb-2 → 执行指令的装配线（五段流水线）→ 装配线上的三类障碍 → 深浅流水线的取舍 → 落到写代码的实际启示。

一、指令集：CPU 与程序之间的契约

1. 什么是指令集

指令集架构 ISA（Instruction Set Architecture）是一台 CPU 能识别的全部指令，加上寄存器模型（有哪些寄存器可用）、寻址方式（操作数怎么找到）和异常模型（中断怎么响应）的完整规约。

它的本质是软硬件之间的接口契约：向上，编译器按它把 C 代码翻译成机器码；向下，电路设计者按它实现芯片行为。两边只认契约、互不越界——所以同一份程序能在任何实现相同 ISA 的芯片上运行，同一个 ISA 可以被不同厂商做出性能迥异的芯片。

指令本身由操作码 + 操作数组成（LV001 讲过"操作码 + 地址码"），例如一条 ARM 加法指令：

text

ADDS  R0, R1, R2    ; R0 = R1 + R2，并更新标志位

【注意】

区分两个常被混用的词：ISA 是"说什么"（指令集合、寄存器模型），微架构是"怎么说"（流水线级数、缓存大小、分支预测器）。Cortex-M3 和 Cortex-M4 实现同一代 ISA（ARMv7-M，M4 增加的 DSP/FPU 扩展记为 ARMv7E-M），但微架构不同、性能不同——而流水线正属于微架构，这是第二部分的主角。

2. CISC 与 RISC：两种设计哲学

指令集怎么设计，历史上有两条路线，理念几乎相反：

（1）CISC（Complex Instruction Set，复杂指令集）：诞生于内存昂贵、编译器简陋的年代——让一条指令干尽量多的事（一条指令直接操作内存完成"取数 + 运算 + 存回"），用复杂指令压缩程序体积、减少访存。指令数量多、长度可变、执行周期数不一，代表是 x86；

（2）RISC（Reduced Instruction Set，精简指令集）：源于一个统计发现——程序 80% 的时间在执行 20% 的简单指令。于是反过来：只保留最常用的简单指令，定长编码、大多数指令单周期完成、只有取数/存数指令能访问内存（Load/Store 架构，运算只在寄存器之间进行）。规整的指令让硬件简单、流水线高效，代表是 ARM、RISC-V、MIPS。

维度	CISC	RISC
指令数量	多（几百到上千条）	少（几十到百余条）
指令长度	可变（x86 从 1 到 15 字节）	定长为主（ARM Thumb-2 为 16/32 位混合）
访存方式	运算指令可直接操作内存	仅 Load/Store 指令访存
单条执行周期	多周期不等	大多单周期
设计重心	压缩代码体积	面向流水线与编译器优化
代表	x86	ARM、RISC-V、MIPS

两条路线今天已经趋同：现代 x86 CPU 内部会把复杂的 CISC 指令拆成类 RISC 的微操作再乱序执行（CISC 的壳、RISC 的芯）；而 ARM 也在 RISC 底子上不断加回复杂指令（DSP 指令、浮点指令）。所以不必站队记教条，理解各自"为什么这样设计"即可——ARM 属于 RISC 阵营，它的 Load/Store 特性马上会在下面看到。

3. ARM 的指令集演进：ARM → Thumb → Thumb-2

ARM 自己的 ISA 也经历了一次"密度与性能"的权衡，值得一看：

（1）ARM 指令集（A32）：32 位定长指令，功能完整、性能好，但每条指令固定占 4 字节，程序体积大——对 FLASH 只有几十 KB 的单片机很奢侈；

（2）Thumb 指令集（T16）：把最常用的指令压缩成 16 位编码，代码密度接近翻倍，代价是功能只是 ARM 的子集（寄存器访问受限、无条件执行等），性能略降；

（3）Thumb-2：16 位和 32 位混合编码——简单指令用 16 位省空间，复杂指令用 32 位保功能，密度与性能兼得。Cortex-M3 起只支持 Thumb-2，这也是 CortexM3简介里"PC 指针步长在 2 和 4 字节之间动态变化"的原因：16 位指令占 2 字节、32 位指令占 4 字节，每执行完一条指令，PC 就按这条指令的长度向前推进。

对 Cortex-M 的 RISC 特征补一个实例印证 Load/Store 架构：想计算内存里两个变量的和，不能"一条指令搞定"，必须先把它们装进寄存器：

text

LDR   R0, [R1]      ; 从内存取第一个数到 R0（Load）
LDR   R2, [R3]      ; 从内存取第二个数到 R2（Load）
ADD   R0, R0, R2    ; 寄存器相加（运算不碰内存）
STR   R0, [R4]      ; 结果存回内存（Store）

Cortex-M0 / M3 支持的具体指令列表，见 CortexM0简介；ISA 与 ARM 处理器家族的关系见 ARM体系结构。

4. 从 C 语句到指令：为什么程序员要懂 ISA

日常写的是 C，编译器负责翻译成指令——那为什么还要懂指令集？三个实际理由：

（1）调试看反汇编：程序跑飞、优化导致"变量看不到"、HardFault 定位现场，都要能读懂反汇编窗口里的 LDR/STR/BX；

（2）评估性能：数一数循环体里的指令条数、识别访存指令（通常比寄存器运算慢），就能粗估一段代码的执行周期，比"感觉快"可靠；

（3）理解 C 特性的代价：volatile 强制每次真实访存（多出 LDR/STR）、函数调用有压栈出栈成本、printf 背后是海量指令——这些"常识"都建立在指令视角上。

指令集解决了"说什么话"，接下来看"说得多快"——同样的指令序列，不同的执行组织方式，性能可以差好几倍。

二、流水线：让每个部件都忙起来

1. 一条指令的五个阶段

LV001 把指令执行概括为"取指-分析-执行"三步，现代 CPU 把它细化成五个阶段：

阶段	缩写	做什么	用到的部件
取指	IF	按 PC 从存储器取出指令	PC、总线、存储器
译码	ID	分析操作码和操作数	译码器、寄存器堆读口
执行	EX	完成运算/计算地址	ALU
访存	MEM	读写数据存储器（仅 Load/Store 指令）	总线、存储器
写回	WB	结果写回寄存器	寄存器堆写口

问题出现在执行方式上。最朴素的串行执行：一条指令走完五个阶段，下一条才开始——每个时钟周期里，五个部件只有一个在干活，其余四个闲置。执行 N 条指令需要 5N 个周期，部件利用率只有 20%。

2. 装配线思维：五段流水线

流水线的想法与工厂装配线一模一样：不等一件产品走完整条线再上第二件，而是每个工位完成手头工序后立刻接下一件。指令也一样——第 1 条指令进入译码时，第 2 条就开始取指：

指令 \ 周期	1	2	3	4	5	6	7	8	9
指令 1	IF	ID	EX	MEM	WB
指令 2		IF	ID	EX	MEM	WB
指令 3			IF	ID	EX	MEM	WB
指令 4				IF	ID	EX	MEM	WB
指令 5					IF	ID	EX	MEM	WB

五个阶段如五道工序错开推进：第 5 周期起每个周期都有一条指令完成。5 条指令从串行的 25 个周期缩短到 9 个（5 + 5 - 1）；指令越多，加速比越接近级数 5 倍。

【注意】

流水线提升的是吞吐量（单位时间完成的指令数），不是单条指令的延迟——每条指令依然要走完五个阶段、花五个周期，就像快速公交道上车流更密，但每辆车通过全程的时间没变。评估 CPU 性能时（LV001 的 MIPS），起作用的正是吞吐量。

3. 流水线上的三类障碍（冒险）

理想流水线"每拍完成一条"并不总能成立，破坏它的情形统称冒险（Hazard），分三类：

（1）结构冒险——两条指令抢同一个部件。典型如取指和访存同时要用同一个存储器端口：第 i 条在访存阶段读数据时，第 i+3 条正要取指，撞车。解法你已经见过——哈佛结构：指令和数据分开存储、各有独立总线（LV001 的对比图、LV013 的 I-Code/D-Code 总线），取指与访存各走各路，互不相抢——原来哈佛结构不只是存储分工，更是流水线的"配套设施"；

（2）数据冒险——后一条指令要用前一条还没写回的结果。例如 ADD R0,R1,R2 之后紧跟 SUB R3,R0,R4：SUB 取 R0 时，ADD 的结果还没走到写回阶段。经典解法是前递/旁路（Forwarding）：ALU 算出的结果不等你回，直接抄近道送给下一级的 ALU 输入；实在救不了的（如 Load 之后立刻用）由编译器或硬件插入等待；

（3）控制冒险——分支跳转让已取进的指令作废。遇到跳转指令时，PC 要等执行阶段才知道去哪，后面已经按顺序取进流水线的指令全是废的，只能冲刷（Flush）重来。解法是分支预测（猜方向，猜对零代价、猜错冲刷）和编译器把大概率路径安排在顺序流上。在 Cortex-M 上，一次跳转的典型代价是 2～3 个周期——这就是"紧凑循环并非越紧越好"的硬件根源。

4. 深还是浅：流水线级数的取舍

既然 k 级流水线理想加速比约 k 倍，为什么不做 50 级？因为每一级之间的流水寄存器都给冒险"记账"：级数越深，预测错误的冲刷代价越大、数据前递的路径越长、功耗也越高——NetBurst 架构的 Pentium 4 曾把流水线拉到 31 级冲 4 GHz 主频，最终因能效失控被放弃，是教科书级的教训。

两端的取舍一目了然：

	深流水线（PC 的 CPU）	浅流水线（Cortex-M）
典型级数	十几到二十级以上	M0/M3：3 级（取指-译码-执行）；M0+：2 级
追求	高主频、高吞吐	低功耗、确定性
冒险代价	分支预测失误惩罚重	冲刷代价小，中断进出快
适配场景	通用计算，跑 OS 和应用	实时控制（LV010 的确定性需求）

Cortex-M3 的三级流水线在 72 MHz 下，多数指令单周期完成，理想吞吐约 72 MIPS——数字不大，但对"控制"够用，而且中断响应时间恒定（12 周期入中断），这比峰值性能更符合 MCU 的使命。

5. 流水线视角对写代码的启示

（1）分支不是免费的：if 密集的最内层循环，每次跳转都是 2～3 周期的冲刷代价；条件执行、查表代替分支，都是换性能的思路；

（2）中断进出有成本：进中断要保存现场、冲刷流水线，出中断要恢复——频繁的短中断会吃掉不少周期。Cortex-M 的尾链技术（一个 ISR 直接接下一个 ISR，省去出栈再入栈）就是为此优化，详见中断章节；

（3）性能问题用周期数说话：估算循环耗时 = 指令数 × 每指令周期数 ÷ 主频，配合 Keil 的周期仿真器验证，不靠感觉。

三、小结

指令集（ISA）是软硬件的契约：规定指令、寄存器、寻址与异常模型；CISC 压缩代码、RISC 面向流水线，如今两条路线互相融合；ARM 属 RISC 阵营，Cortex-M 采用 Thumb-2 混合编码兼得密度与性能；
流水线用"错开重叠"换吞吐量：五段模型（IF-ID-EX-MEM-WB）理想加速比约等于级数，但单条指令延迟不变；
三类冒险各有解药：结构冒险靠哈佛结构、数据冒险靠前递、控制冒险靠分支预测——哈佛结构与流水线的关系在此闭环；
MCU 选浅流水线（M3 三级）：低功耗、中断延迟确定，符合"控制优先"的定位。

指令的执行始终围绕寄存器展开——它是流水线各阶段的"工作台"，也是程序员唯一能直接指挥的内核部件。下一篇就把它讲透：LV016-寄存器与硬件控制。

四、参考资料

唐朔飞《计算机组成原理（第 3 版）》第 7 章（指令系统）、第 8 章（CPU 的结构与功能）
01-概述/LV001-ARM体系结构——指令集概念与 CISC/RISC 分类
01-概述/LV020-CortexM0简介 / 01-概述/LV030-CortexM3简介——具体指令集与内核细节

本文档由 markdowncli 技能辅助生成

LV014-指令集与流水线 ​

一、 指令集：CPU 与程序之间的契约 ​

1. 什么是指令集 ​

2. CISC 与 RISC：两种设计哲学 ​

3. ARM 的指令集演进：ARM → Thumb → Thumb-2 ​

4. 从 C 语句到指令：为什么程序员要懂 ISA ​

二、 流水线：让每个部件都忙起来 ​

1. 一条指令的五个阶段 ​

2. 装配线思维：五段流水线 ​

3. 流水线上的三类障碍（冒险） ​

4. 深还是浅：流水线级数的取舍 ​

5. 流水线视角对写代码的启示 ​

三、 小结 ​

四、 参考资料 ​